Vortragsprogramm/FPGAs-VHDL: Unterschied zwischen den Versionen
Aus LaborWiki
(→Teaser) |
(→Teaser) |
||
| Zeile 16: | Zeile 16: | ||
* Fähigkeiten und Aufbau marktüblicher FPGAs | * Fähigkeiten und Aufbau marktüblicher FPGAs | ||
* Einfuehrung VHDL: Syntax und | * Einfuehrung VHDL: Syntax, Typen und Komponenten | ||
* Einfuehrung VHDL: Concurrents statments, Processes | * Einfuehrung VHDL: Concurrents statments, Processes | ||
* Synthese und Implementation (am Beispiel der Xilinx Entwicklertools) | * Synthese und Implementation (am Beispiel der Xilinx Entwicklertools) | ||
Version vom 23. Juli 2006, 15:12 Uhr
Facts
- Was: Einfuehrung in VHDL und FPGA
- Wann:
- Wo: Labor
- Wer: Joerg Bornschein
NICHT FERTIG
FPGAs bieten einen kostenguenstigen Einstieg in die Hardwareentwicklung.
Analog zur sequentiellen Programmierung, bei der man bevorzugt Hochsprachen einsetzt um Algoritmen zu beschreiben, verwendet man synthesefaehige Hochsprachen wie VHDL oder Verilog um Hardware zu entwickeln.
Der Vortrag behandelt vorraussichtlich die Folgenden Themen:
- Fähigkeiten und Aufbau marktüblicher FPGAs
- Einfuehrung VHDL: Syntax, Typen und Komponenten
- Einfuehrung VHDL: Concurrents statments, Processes
- Synthese und Implementation (am Beispiel der Xilinx Entwicklertools)
- Beispiel code
- Design-Tips fuer digitale Schaltungen