Veranstaltung/VHDL und FPGAs Teil II: Unterschied zwischen den Versionen
Aus LaborWiki
Keine Bearbeitungszusammenfassung |
(→Facts: Datum ergänzt) |
||
| Zeile 1: | Zeile 1: | ||
==Facts== | ==Facts== | ||
* Was: Einfuehrung in VHDL und FPGAs (Teil II) | * Was: Einfuehrung in VHDL und FPGAs (Teil II) | ||
* Wann: Donnerstag, den 07.09 19:30 | * Wann: Donnerstag, den 07.09 2006 19:30 | ||
* Wo: [[Labor]] | * Wo: [[Labor]] | ||
* Wer: Joerg Bornschein | * Wer: Joerg Bornschein | ||
Version vom 13. Juli 2008, 15:35 Uhr
Facts
- Was: Einfuehrung in VHDL und FPGAs (Teil II)
- Wann: Donnerstag, den 07.09 2006 19:30
- Wo: Labor
- Wer: Joerg Bornschein
FPGAs bieten einen kostenguenstigen Einstieg in die Hardwareentwicklung.
Analog zur sequentiellen Programmierung, bei der man bevorzugt Hochsprachen einsetzt um Algoritmen zu beschreiben, verwendet man synthesefaehige Hochsprachen wie VHDL oder Verilog um Hardware zu entwickeln.
Der Vortrag behandelt vorraussichtlich die Folgenden Themen:
- Fähigkeiten und Aufbau marktüblicher FPGAs
- Einfuehrung VHDL: Syntax, Typen und Komponenten
- Einfuehrung VHDL: Concurrents statments, Processes
- Synthese und Implementation (am Beispiel der Xilinx Entwicklertools)
- Beispiel code
- Design-Tips fuer digitale Schaltungen