Farb Borg 3d: Unterschied zwischen den Versionen

Aus LaborWiki
Wechseln zu: Navigation, Suche
Keine Bearbeitungszusammenfassung
Keine Bearbeitungszusammenfassung
Zeile 36: Zeile 36:
Das FPGA Design basiert auf dem [http://roulette.das-labor.org/bzrtrac/wiki/soc-lm32 soc-lm32],  
Das FPGA Design basiert auf dem [http://roulette.das-labor.org/bzrtrac/wiki/soc-lm32 soc-lm32],  
einem 32Bit RISC CPU System-on-A-Chip Projekt.
einem 32Bit RISC CPU System-on-A-Chip Projekt.
Der ges. Quelltext Bazaar-Trac unter https://roulette.das-labor.org/bzrtrac/browser/fpga/soc-lm32/farbborg


== Ausstellungen ==
== Ausstellungen ==

Version vom 25. Juli 2008, 03:11 Uhr


FarbBorg1.jpg
Borg3dColor-1.jpg

Farb Borg 3d

5x5x5 ultrahelle RGB-LEDs, einzeln ansteuerbar in einem Würfel von ca. 25x25x25 cm. Jeder Farbkanal bietet 256 Helligkeitsstrufen, die auch gammakorrigiert sind um dem Helligkeitsempfinden des menschlichen Auges entgegen zukommen. Die Ansteuerung läuft über einen FPGA mit zusätzlicher Treiberplatine der eine 75x5 Matrix ansteuert.

Auf dem FPGA haben wir die 32 Bit RISC CPU LatticeMico 32 (kurz lm32). Die Verilog Dateien sowie der ggc Port stehen unter GPL. Wir haben die CPU für XILINX und ALTERA FPGAs portiert. Außerdem ist noch ein komprimierter Bootloader, der von einer SD-Speicherkarte aus einem FAT Dateisystem die Firmware lädt. Man brauch so nur den Borg mit Spannung zu versorgen und er funktioniert.

Mit dem Farbborg-Animationsformat kann man Animationen in Form von Textdateien erstellen. Diese Animationsdateien werden ebenfalls von der Speicherkarte gelesen.

Video Auf youtube ansehen mirrors

Schaltpläne

Niemand hat die bis jetzt explizit aufgemalt. Aber es ist eine 75x5 Matrix, die analog zu der des Matrix des Borg3d aufgebaut ist. Der zur Ansteuerung benutzte FPGA sitzt auf einem Handlsüblichen FPGA Entwicklerboard. Aktuell vor allem das Altera-DE1 Board.

Quellcode

Der Quellcode besteht aus zwei Teilen:

  • Dem Verilog Quellcode für die FPGA Hardware. Also einer CPU, einem Speichercontroller, dem SD-Karten Interface, einer serieller Schnittstelle, und einem Matrix-Multiplexer, der die Treiberplatine ansteuert.
  • Dem C Quelltext für die Animationen (firmware-Verzeichnis).

Das FPGA Design basiert auf dem soc-lm32, einem 32Bit RISC CPU System-on-A-Chip Projekt.

Der ges. Quelltext Bazaar-Trac unter https://roulette.das-labor.org/bzrtrac/browser/fpga/soc-lm32/farbborg

Ausstellungen

  • Breakpoint 08
  • 24c3
  • Video auf der breakpoint 07 in die Real Wild composition eingereicht. Platz 10 von 17.
  • 23C3