FPGA Laborboard: Unterschied zwischen den Versionen

Aus LaborWiki
Wechseln zu: Navigation, Suche
Keine Bearbeitungszusammenfassung
Keine Bearbeitungszusammenfassung
Zeile 8: Zeile 8:
* evtl. ein paar Leds
* evtl. ein paar Leds


Ram Bestückung möglich:
Ram Bestückung möglich:
1 x 4MBIT (706-1035-ND)
2 x 4MBIT (706-1035-ND)
1 x 16MBIT (706-1055-ND)


1 x 4MBIT (706-1035-ND)
Spannungsversorgung
2 x 4MBIT (706-1035-ND)
5 Volt Schaltnetzteil  (3A) - Rausgeführt auf Stiftleisste
1 x 16MBIT (706-1055-ND)
3.3 V LDO  (500 mA)  - Rausgeführt auf Stiftleisste
 
2.5 V LDO  (500 mA)  - AUX
Spannungsversorgung
1.2 V LDO  (500 mA)  - CORE
5 Volt Schaltnetzteil  (3A) - Rausgeführt auf Stiftleisste
3.3 V LDO  (500 mA)  - Rausgeführt auf Stiftleisste
2.5 V LDO  (500 mA)  - AUX
1.2 V LDO  (500 mA)  - CORE


Stiftleisten  
Stiftleisten  

Version vom 12. Mai 2011, 14:29 Uhr

Das FPGA Laborboard soll ein minimalistisches universelles FPGA Board werden. Es wird komplett SMD bestückt sein.

  • Spartan 3 FPGA (XC3S...)
  • Flash (XCF...)
  • RAM (2 MB ??)
  • Takterzeugung
  • JTAG Interface
  • evtl. ein paar Leds
Ram Bestückung möglich:
1 x 4MBIT (706-1035-ND)
2 x 4MBIT (706-1035-ND)
1 x 16MBIT (706-1055-ND)
Spannungsversorgung
5 Volt Schaltnetzteil  (3A) - Rausgeführt auf Stiftleisste
3.3 V LDO  (500 mA)  - Rausgeführt auf Stiftleisste
2.5 V LDO  (500 mA)  - AUX
1.2 V LDO  (500 mA)  - CORE

Stiftleisten ca 2 X 40 Polig ca 60 I/O

Mögliche FPGA bestückung: XC3S50 - 480 Slices XC3S200 - 1920 Slices XC3S400 - 3840 Slices



Das Bord soll huckepack auf eine Lochrasterplatine steckbar sein und möglichst viele I/Os besitzen (ca 100)